无论是4引脚还是6引脚封装，有源晶振的核心都是一个集成了振荡电路与石英晶体的完整振荡器。 其核心功能一致：只需施加额定电源电压（通常为3.3V或5V），即可在输出引脚产生稳定、精确的方波时钟信号，无需任何外部元件。供电是其唯一必要的工作条件。
引脚定义与区别
4脚有源晶振
这是最常见、最基础的有源晶振。
引脚定义：
NC/OE： 悬空/不连接或者OE使能脚。
GND： 电源接地。
OUT： 时钟信号输出。
VCC： 电源正极。
特点：
1脚如果是OE脚，则是一个数字控制引脚
当OE为高电平（或低电平，取决于型号）时，晶振正常输出时钟。
当OE为低电平（或高电平）时，晶振输出被关闭，输出引脚进入高阻态。这个功能非常有用，可以用于省电、热插拔或在多个时钟源之间进行切换。
1脚如果是NC脚：就是普通的有源晶振
如果客户在购买有源晶振产品没有特殊说明，通常1脚为空脚，内部不连接任何电路，PCB布线时可以悬空或接地（取决于具体型号的数据手册，但通常建议悬空）
PS：通常判定1脚的位置是看产品表面丝印，如我司SJK的有源晶振产品会在1脚的正面有一个圆点标志指示为1脚，或通过引脚的形状进行区分。
2脚为GND脚，即电源接地脚。
6脚有源晶振
6脚封装提供了更多的功能引脚，主要有两种类型：
类型A：增加“输出使能”功能
引脚定义：
OE： 输出使能。
NC： 悬空/不连接。
GND：电源接地。
OUT： 时钟信号输出。
NC： 悬空/不连接。
VCC： 电源正极。
特点：
增加了OE引脚： 这是一个数字控制引脚。
当OE为高电平（或低电平，取决于型号）时，晶振正常输出时钟。
当OE为低电平（或高电平）时，晶振输出被关闭，输出引脚进入高阻态。这个功能非常有用，可以用于省电、热插拔或在多个时钟源之间进行切换。
类型B：差分信号输出
引脚定义：
OE： 输出使能。
NC： 悬空/不连接。
GND：电源接地。
OUT： 时钟信号输出。
OUT(——：差分信号互补输出。
VCC： 电源正极。
特点：
增加了OUT(——引脚：差分晶振产品LVPECL、LVDS、HCSL、CML等差分信号输出时，会多一个差分信息互补输出。
其中4脚和5脚都是输出脚，只是差分信号传输时在这两个脚上都传输信号，这两个信号的振幅相同，相位相反。
差分晶振的作用：具有卓越的抗干扰能力、更低的电磁辐射、更低的时钟抖动、适合长距离传输。
类型C： 增加“电压控制”功能
引脚定义：
VC： 电压控制引脚。
OE：输出使能。
GND：电源接地。
OUT：频率输出脚。
OUT(——)/ NC：差分信号互补输出脚，CMOS输出为NC悬空-不连接。
VCC： 电源正极。
特点：
增加了VC引脚： 这实际上是一个压控晶体振荡器。
通过给VC引脚施加一个变化的电压（通常在0V到VCC之间），可以在一个小范围内微调输出时钟的频率。
这个功能常用于锁相环、频率同步或时钟恢复等需要动态调整频率的电路中。
一个OE引脚：相对于普通有源晶振，2脚为OE引脚，通过高低电平来决定晶振是否启动，达到降低功耗等功能。
使用上的注意事项
不能直接替换：4脚和6脚晶振的引脚定义部分是不兼容，绝对不能直接互相替换！必须根据你的电路设计和芯片需求来选择正确的型号；或者直接与我司销售工程师进行沟通是否能直接替换。
务必查阅数据手册：在选用任何晶振之前，一定要仔细阅读其数据手册。确认：
电源电压：是3.3V，5V还是1.8V？
输出电平：是CMOS，LVDS还是其他？
引脚定义：特别是对于6脚晶振，要确认第1脚是OE还是VC，以及其有效的电平是什么。
NC脚处理： 按照数据手册建议处理NC脚，通常是悬空，不要连接。
PCB布局：
晶振应尽可能靠近所用芯片的时钟输入引脚。
VCC引脚需要就近连接去耦电容，以滤除电源噪声。
对于6脚有源晶振，如果OE或VC功能不需要使用，应根据数据手册将其连接到固定的上拉或下拉电平，使其处于默认工作状态，而不是悬空。
因此，在选择时，你需要根据系统的具体功能需求来决定使用哪一种，并在设计和焊接时严格区分它们的引脚定义。
